# BEST AVAILABLE COPY

## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2003-249622

(43) Date of publication of application: 05.09.2003

(51)Int.Cl.

H01L 25/065 H01L 25/07 H01L 25/18

(21)Application number: 2003-019022

(71)Applicant: INTERNATL BUSINESS MACH

CORP (IBM>

(22)Date of filing:

28.01.2003

(72)Inventor: LASKY JEROME B

NOWAK EDWARD J SPROGIS EDMUND J

(30)Priority


Priority number: 2002 068537

Priority date: 06.02.2002

Priority country: US

## (54) DESIGNING METHOD OF POWER DISTRIBUTION FOR STACKED FLIP CHIP PACKAGE (57) Abstract:

PROBLEM TO BE SOLVED: To provide chip-on-chip module and a forming method belonging to the same. SOLUTION: A first semiconductor chip is connected to a second semiconductor chip. The first chip comprises a first wiring layer and a first conductive substrate in the first side and the second side of the first chip. respectively. A power supply voltage VDD is adapted so as to be electrically connected to the second side of the first chip. The second chip comprises a second wiring layer and a second conductive substrate in the first side and the second side of the second chip, respectively. A grounding voltage GND is adapted so as to be electrically connected to the second side of the second chip. The first side of the first chip is connected to the first side of the second chip. The power supply voltage VDD and the grounding voltage GND are adapted so as to supply an electric power to the first and the second chips.



## **LEGAL STATUS**

[Date of request for examination]

28.01.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# BEST AVAILABLE COPY

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-249622 (P2003-249622A)

(43)公開日 平成15年9月5日(2003.9.5)

(51) Int.CL.7

識別記号

FΙ

テーマコート\*(参考)

HO1L 25/065

25/07

25/18

H01L 25/08

В

審査請求 有 請求項の数20 OL (全 13 頁)

(21)出願番号

特願2003-19022(P2003-19022)

(22)出願日

平成15年1月28日(2003.1.28)

(31)優先権主張番号

10/068537

(32) 優先日

平成14年2月6日(2002.2.6)

(33)優先權主張国

米国 (US)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレーション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク ニュー オーチャード ロー

١

(74)代理人 100086243

弁理士 坂口 博 (外2名)


最終頁に続く

## (54) 【発明の名称】 スタック化フリップ・チップ・パッケージの配電設計方法

### (57)【要約】

【課題】 チップ・オン・チップ・モジュールおよびそれに付随する形成方法を提供する。

【解決手段】 第1の半導体チップを第2の半導体チップは共に結合されている。第1のチップが、第1のチップの第1の側と第2の側とにそれぞれ第1の配線層と第1の導電性基板とを含む。電源電圧VDDが、第1のチップの第2の側に電気的に結合されるように適合化される。第2のチップが、第2のチップの第1の側とにそれぞれ第2の配線層と第2の導電性基板とを含む。接地電圧GNDが、第2のチップの第2の側に電気的に結合されるように適合化される。第1のチップの第1の側は、第2のチップの第1の側に結合される。電源電圧VDDと接地電圧GNDは、第1および第2のチップに電力を供給するように適合化される。



## 【特許請求の範囲】

【請求項1】第1の半導体チップの第2の側が電源電圧 VDDに電気的に結合されるように適合化された、第1 の半導体チップの第1の側にある第1の配線層と第1の 半導体チップの第2の側にある第1の導電性基板とを含む第1の半導体チップと、

1

第2の半導体チップの第2の側が接地電圧GNDに電気 的に結合されるように適合化された、第2の半導体チッ プの第1の側にある第2の配線層と第2の半導体チップ の第2の側にある第2の導電性基板とを含む第2の半導 体チップとを含み、

前記第1の半導体チップの前記第1の側が前記第2の半 導体チップの前記第1の側に電気的に結合され、前記第 1の半導体チップと前記第2の半導体チップが前記電源 電圧VDDと前記接地電圧GNDとから電力を受け取る ように適合化された、チップ・オン・チップ・モジュー ル構造。

【請求項2】第1の導電層が前記第1の半導体チップの 前記第2の側に配置され、前記電源電圧VDDに電気的 に結合されるように適合化され、

第2の導電層が前記第2の半導体チップの前記第2の側に配置され、前記接地電圧GNDに電気的に結合されるように適合化された、請求項1に記載のチップ・オン・チップ・モジュール構造。

【請求項3】前記第1の導電層が、前記第1の半導体チップ内で発生した熱を放熱するのに十分な熱伝導性を有し、前記第2の導電層が前記第2の半導体チップ内で発生した熱を放熱するのに十分な熱伝導性を有する、請求項2に記載のチップ・オン・チップ・モジュール構造。

【請求項4】前記第1の半導体チップがセミコンダクタ・オン・インシュレータ(semiconductor-on-insulator: SCOI)チップであり、前記第2の半導体チップがバルク半導体チップである、請求項1に記載のチップ・オン・チップ・モジュール構造。

【請求項5】前記第1の半導体チップが第1のSCOI チップで、第1の電気デバイスが第1の半導体デバイス であり、前記第2の半導体チップが第2のSCOIチッ プで、第2の電気デバイスが第2の半導体デバイスであ る、請求項1に記載のチップ・オン・チップ・モジュー ル構造。

【請求項6】前記第1の半導体チップが第1のバルク半 導体チップであり、前記第2の半導体チップが第2のバルク半導体チップである、請求項1に記載のチップ・オン・チップ・モジュール構造。

【請求項7】前記第1の半導体チップが受動デバイス半導体チップであり、前記第2の半導体チップが、SCOIチップとバルク半導体チップとから成るグループから選択された、請求項1に記載のチップ・オン・チップ・モジュール構造。

【請求項8】前記第1の半導体チップが、SCOIチッ

ブとバルク半導体チップとから成るグループから選択され、前記第2の半導体チップが受動デバイス半導体チップである、請求項1に記載のチップ・オン・チップ・モジュール構造。

【請求項9】前記第1の半導体チップが、第1の導電ビアと第1の電気デバイスとをさらに含み、前記第1の配線層が第1のバック・エンド・オブ・ライン (BEOL) 配線層であり、前記第1の導電基板が、前記第1の半導体チップの前記第2の側と前記第1の導電ビアとの10間で第1の電流を伝導するのに十分にドーピングされた第1のバルク半導体基板であり、前記第1の8EOL配線層に電気的に結合し、前記第1のBEOL配線層が前記第1の電気デバイス内に前記第1の電流の一部を伝導するように適合化され、

前記第2の半導体チップが第2の導電ビアと第2の電気デバイスとをさらに含み、前記第2の配線層が第2のバック・エンド・オブ・ライン(BEOL)配線層であり、前記第2の導電性基板が、前記第2の半導体チップの前記第2の側と前記第2の導電ビアとの間で第2の電流を伝導するのに十分にドーピングされた第2のバルク半導体基板を前記第2の導電ビアが前記第2のバルク半導体基板を前記第2のBEOL配線層に電気的に結合し、前記第2のBEOL配線層が前記第2の電気デバイス内に前記第2の電流の一部を伝導するように適合化された、請求項1に記載のチップ・オン・チップ・モジュール機造

【請求項10】第1の導電層が前記第1の半導体チップ の前記第2の側に配置され、前記電源電圧VDDに電気 的に結合され、

第2の導電層が前記第2の半導体チップの前記第2の側に配置され、前記接地電圧GNDに電気的に結合され、 VDDからGNDへの電圧降下が前記第1の電流および 前記第2の電流を発生させ、

前記第1のBEOL配線層が前記第1の電流の前記一部 を前記第1の電気デバイス内に伝導し、

前記第2のBEOL配線層が前記第2の電流の前記部分を前記第2の電気デバイス内に伝導する、請求項9に記載のチップ・オン・チップ・モジュール構造。

0 【請求項11】第1の半導体チップの第2の側が電源電 圧VDDに電気的に結合されるように適合化された、第 1の半導体チップの第1の側にある第1の配線層と第1 の半導体チップの第2の側にある第1の導電性基板とを 含む第1の半導体チップを設けるステップと、

第2の半導体チップの第2の側が接地電圧GNDに電気的に結合されるように適合化された、第2の半導体チップの第1の側にある第2の配線層と第2の半導体チップの第2の側にある第2の導電性基板とを含む第2の半導体チップを設けるステップと、

0 前記第1の半導体チップと前記第2の半導体チップが前

4

記電源電圧VDDと前記接地電圧GNDとから電力を受け取るように適合化され、前記第1の半導体チップの前記第1の側を前記第2の半導体チップの前記第1の側に電気的に結合するステップとを含む、チップ・オン・チップ・モジュール構造を形成する方法。

【請求項12】前記第1の導電層が前記電源電圧VDDに電気的に結合されるように適合化された、前記第1の半導体チップの前記第2の側に第1の導電層を配置するステップと、

前記第2の導電層が前記接地電圧GNDに電気的に結合 されるように適合化された、前記第2の半導体チップの 前記第2の側に第2の導電層を配置するステップとをさ らに含む、請求項11に記載の方法。

【請求項13】前記第1の導電層が、前記第1の半導体チップ内に発生した熱を放熱するのに十分な熱伝導性を有し、前記第2の導電層が前記第2の半導体チップ内に発生した熱を放熱するのに十分な熱伝導性を有する、請求項12に記載の方法。

【請求項14】前記第1の半導体チップがセミコンダクタ・オン・インシュレータ (SCOI) チップであり、前記第2の半導体チップがバルク半導体チップである、請求項11に記載の方法。

【請求項15】前記第1の半導体チップが第1のSCO Iチップで、前記第1の電気デバイスが第1の半導体装 置であり、前記第2の半導体チップが第2のSCOIチップであり、前記第2の電気デバイスが第2の半導体デバイスである、請求項11に記載の方法。

【請求項16】前記第1の半導体チップが第1のバルク 半導体チップであり、前記第2の半導体チップが第2の バルク半導体チップである、請求項11に記載の方法。

【請求項17】前記第1の半導体チップが受動デバイス 半導体チップであり、前記第2の半導体チップが、SC OIチップとバルク半導体チップとから成るグループか ら選択された、請求項11に記載の方法。

【請求項18】前記第1の半導体チップが、SCOIチップとバルク半導体チップとから成るグループから選択され、前記第2の半導体チップが受動デバイス半導体チップである、請求項11に記載の方法。

【請求項19】前記第1の半導体チップが第1の導電ビアと第1の電気デバイスとをさらに含み、前記第1の配 40線層が第1のバック・エンド・オブ・ライン (BEO L) 配線層であり、前記第1の導電性基板が、前記第1の半導体チップの前記第2の側と前記第1の導電ビアとの間で第1の電流を伝導するのに十分にドーピングされた第1のバルク半導体基板であり、前記第1の導電ビアが前記第1のバルク半導体基板を前記第1のBEOL配線層に電気的に結合し、前記第1のBEOL配線層が前記第1の電気デバイス内に前記第1の電流の一部を伝導するよう適合化され、

前記第2の半導体チップが、第2の導電ビアと第2の電 50

気デバイスとをさらに含み、前記第2の配線層が第2のバック・エンド・オブ・ライン(BEOL)配線層であり、前記第2の導電性基板が、前記第2の半導体チップの前記第2の傳と前記第2の導電ピアとの間で第2の電流を伝導するのに十分にドーピングされた第2のバルク半導体基板を前記第2の導電ピアが前記第2のバルク半導体基板を前記第2のBEOL配線層に電気的に結合し、前記第2のBEOL配線層が前記第2の電気デバイス内に前記第2の電流の一部を伝導するように適合10 化された、請求項11に記載の方法。

【請求項20】前記電源電圧VDDに電気的に結合されるように適合化された第1の導電層を前記第1の半導体チップの前記第2の側に配置するステップと、

前記接地電圧GNDに電気的に結合されるように適合化 された、第2の導電層を前記第2の半導体チップの前記 第2の側に配置するステップと、

VDDからGNDへの電圧降下によって前記第1の電流 と前記第2の電流とを発生させるステップと、

前記第1のBEOL配線層によって前記第1の電流の一 の部を前記第1の電気デバイス内に伝導するステップと、 前記第2のBEOL配線層によって前記第2の電流の一 部を前記第2の電気デバイス内に伝導するステップとを さらに含む、請求項19に記載の方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般には半導体チップ設計に関し、詳細には、マイクロプロセッサおよびそれに付随するメモリなどの超大規模集積回路(VLSI)回路を内蔵した半導体チップのチップ・オン・チップ・パッケージの配電方法に関する。

## [0002]

【従来の技術】チップ・オン・チップ・モジュール技術は、相互接続距離を短縮し、信号伝播速度を高速化することによって、システム密度の向上と動作周波数の向上を促進してきた。しかし、これらの向上や、チップ上の集積回路自体の集積密度の向上によって、一般にパッケージングの単位体積あたりの消費電力と発熱量が増大している。したがって、チップ・オン・チップ・モジュール、特に、超大規模集積(VLSI)回路を内蔵したモジュールでは、放熱が問題あるいは設計限界となることがある。

【0003】パフォーマンスの向上、消費電力の低減、 およびチップの製造およびパッケージング・コストの低 減を達成する必要から、半導体産業ではマルチチップ・ パッケージがますます普及しつつある。図1に示すパッ ケージのように、コントロールド・コラブス・チップ・ コネクション(Controlled Collapse Chip Connectio n: C4)相互接続(DCSC4)を使用したデュアル ・チップ・スタック・パッケージは、何千ものチップ間 接続を設ける手段となると同時に、10W未満のスタッ

6

クの十分な冷却も比較的低コストで行うことができる。 【0004】図1は、チップ・オン・チップ・パッケー ジ1 (たとえばC4相互接続(DCSC4) パッケージ を使用したデュアル・チップ・スタック・パッケージな ど)の断面図である。チップ・オン・チップ・パッケー ジ1は、インターナショナル・ビジネス・マシーンズ・ コーポレーションに共通譲渡されたバーティン (Berti n) 等の米国特許第5977640号 [HIghly Integrat ed Chip-on-Chip Packaging」の図6に開示されている 関連技術のチップ・オン・チップ・モジュール10を含 む。共通譲渡されたパーティン等の米国特許第5977 640号、出願番号第09/105382号 [Micro-fl exTechnology in Semiconductor Packages」およびフェ レンス (Ference) 等の米国特許第6225699号 [C hip-on-ChipInterconnections of Varied Characterist ics」は、参照により本明細書に組み込まれる。

【0005】チップ・オン・チップ・モジュール10 は、マスタ・チップ30とスレーブ・チップ40とを含 む。マスタ・チップ30は、アクティブ側31と裏側3 2とを有する。スレーブ・チップ40は、アクティブ側 41と裏側42とを有する。マスタ・チップ30のアク ティブ側31のパッド35にはワイヤボンド28が接続 され、パッケージ基板72の上面73に接続されてい る。パッケージ基板72の下面74は、チップ・オン・ チップ・パッケージ1を構造体またはデバイス(たとえ ばパッケージングの異なる階層)に接続するためのはん だボール76に結合されている。マスタ・チップ30の 裏側32とパッケージ基板72の上面73の間の接着剤 71によって、チップ・オン・チップ・モジュール10 がパッケージ基板72に機械的に接続されている。樹脂 ダム66とカプセル材64が、チップ (すなわちマスタ ・チップ30とスレーブ・チップ40)を保護し、ワイ ヤボンド28とチップ・オン・チップ・パッケージ1に 耐久性を与える。金属蓋62によって、チップ・オン・ チップ・パッケージ1を、コンパクトにし、耐久性を持 たせ、熱的に強化することができる。金属蓋62は、チ ップ・オン・チップ・モジュール10から放出された熱 を拡散させる熱拡散材として機能することができる。接 着剤 7 1 と、金属蓋 6 2 とスレーブ・チップ 4 0 の裏側 42との間の接着剤とは、誘電性の組成を有することが できる。

【0006】図2は、図1のチップ・オン・チップ・モジュール10の断面図である(カプセル材64は図示せず)。チップ・オン・チップ・モジュール10は、関連技術により製作されたマスタ・チップ30とスレーブ・チップ40とを備える。(小さい方の)スレーブ・チップはシリコン・オン・インシュレータ(SOI)技術で製作されており、バルクCMOS技術で製作された(大きい方の)マスタ・チップ30に(対面)接着されたものとして図示され、大きい方の(マスタ)チップ30の

縁部領域には、(ワイヤボンド27および29を介し た) チップ・オン・チップ・モジュール10の外部GN DおよびVDD供給接続がある。(たとえばマスタ・チ ップ30上の)バルクCMOS技術では、トランジスタ はパルク半導体基板(たとえばバルク半導体基板33) のアクティブ面34に直接形成される。SOIチップ (たとえばスレーブ・チップ40)では、トランジスタ は半導体材料 (たとえばシリコン) から成る半導体層 4 3上に形成され、この半導体層 4 3 はバルク半導体基板 48 (たとえばシリコン)上に形成された絶縁層46 (たとえばSiOxやAl2O3)上に形成される。関 連技術のSOIチップでは、デバイス47の動作を妨害 するような静電気が絶縁層46の両側に蓄積するのを防 止する目的で、基板接点を絶縁層46を貫通して設け て、バルク半導体基板48と半導体層43との間、また はバルク半導体基板48と1つの電源プレーンとの間、 あるいはその両方で電子を伝導させることができる。 【0007】チップ・オン・チップ・モジュール10に 電力供給するのに必要な電流(I)の一部は、小さい方 のチップ(すなわちスレーブ・チップ40)のアクティ ブ側41のデバイス (たとえばCMOSトランジスタ、 インバータなど)を動作させるために、小さい方のチッ プ(すなわちスレーブ・チップ40) に配電される。チ ップ上のデバイス37および47(たとえば半導体デバ イス、インバータ)には電源電圧VDDの全電流(I) が、従来の方式、たとえば、バック・エンド・オブ・ラ イン(BEOL)層、たとえばそれぞれマスタ・チップ 30およびスレープ・チップ40のBEOL層59およ び52の、金属化層に形成された電源プレーン(たとえ ば54、55、56、57) を介して供給される。たと えば、小さい方のチップ(すなわちスレーブ・チップ4 0) のアクティブ側41のデバイス47に供給される電 流 I d s は、配線 2 9 から大きい方のチップ (すなわち マスタ・チップ30)の縁部を通り、マスタ・チップ3 0のBEOL層59のVDD電源プレーン54を通り、 マスタ・チップ30をスレーブ・チップ40に接続する 相互接続50 (たとえば1つまたは複数のはんだボー ル)を通った後、小さい方のチップ(すなわちスレーブ ・チップ40)のBEOL層52のVDD電源プレーン 56を通り、小さい方のチップ(すなわちスレーブ・チ ップ40) の各デバイス (たとえばインバータなどのデ バイス47)を通り、小さい方のチップ(すなわちスレ ーブ・チップ40)のBEOL層52の接地(GND) 電源プレーン57を通って、マスタ・チップ30とスレ ープ・チップ40との間の相互接続50(たとえばはん だボール)を介して、マスタ・チップ30のBEOL層 59の接地(GND)電源プレーン56を通って接地線 27を通って電源電圧 VDDまで配電される。

【0008】VDD電源プレーン54および56、GN D電源プレーン55および57は、特にスレーブ・チッ 10

8

プ40では、インピーダンス(たとえば抵抗)による損失を受けて、相互接続50(たとえば一連のC4接続)および配線29と、マスタ・チップ30の電源プレーンを流れなければならない電流Iの部分にまで下がることに留意されたい。スレーブ・チップ40との相互接続50がマスタ・チップ30の中央領域においてアクセス点を妨害し、電源プレーンの連続性を妨げるために、マスタ・チップ30の電源プレーンとチップ・オン・チップ・モジュール10のマスタ・チップ30のアクティブ面34上のデバイス(たとえばデバイス37)との接続が、セラミック・シングル・チップ・パッケージにおける単一C4チップほどよくないことが、当業者ならわかるであろう。

【0009】マイクロプロセッサ・チップ技術の向上の 結果、1GHzを超える周波数で稼働する一億個以上の トランジスタを含む半導体チップが製造されるようにな り、必要RAMメモリ帯域幅が増大している。マイクロ プロセッサとメモリを含むチップなど、2つのきわめて パフォーマンスの高いチップが合わさって100ワット 程度の電力を消費し、そのエネルギーを熱として放出す ることがある。これは、関連技術のDCSC4設計の配 電および放熱能力を超える可能性がある。プロセッサ、 ワークステーション、グラフィクス・エンジン、音声認 識システム、ネットワーク接続ゲーム・コンソールな ど、コンパクト・モジュールの今後の応用分野では、プ ロセッサ・チップとメモリ・チップとの間できわめて高 い帯域幅の接続を必要とし、100Wを優に超える電力 を消費すると考えられる。図2に示すDCSC4モジュ ールでは、このような応用分野のVLSIチップに安定 した低インピーダンス電力を供給するには不十分であ り、そのような構成要素の十分な冷却を行えない可能性 がある。十分な有効電力を配電するとともに副生成熱を 放出させるという問題は、上記の高電力機器でDCSC 4パッケージングを最大限に活用することができるよう にするために解決しなければならない問題である。

【0010】現在のほとんどのチップ設計では、電源プレーンは基本的に、各チップのバック・エンド・オブ・ライン(BEOL)金属化/配線層内に構築された2つの配線メッシュ網である。この2つの配線メッシュ網は、各チップのアクティブ側(たとえば31および41)のすべてのデバイス(たとえばトランジスタ)および回路に接地(GND)接続および電圧(VDD)を供わる。パッケージ基板(たとえばパッケージ基板72)にワイヤボンドされたチップ(たとえばマスタ・チップ30)の場合、これらの電源プレーンを、マスタ・チップ30のアクティブ側31の比較的少数の冗長ワイヤ・ボンド・パッド(たとえば図1のパッド35)に接続することができ、これはパッケージング後に、パッケージの1つまたは複数の導線に接続することができる。

[0011]

【発明が解決しようとする課題】高パフォーマンス、高出力チップ設計では、ワイヤボンド・パッケージ内の発生し、アイヤボンド・パッケージの抵抗によって、多大な「パウンス」が発生し、それによって回路が正常に動作することができない。これは、一般に基板とチップを全にはるかに多くの電源接続が使用可能で、チップ面全体にわたってより均一に分散し、したがって電源インとの音が移行するというがより低い、C4パッケージに設計が移行すると、プロプロセッサーメモリ・チップ群(たとえばマイクロプロセッサーメモリ・チップ・オン・チップ・パッケージに移行すると、チップ・オン・チップ・パッケージに移行すると、接続なくなる・チップ30の周縁部からとらなければならななるため、低インピーダンス電源の可用性が再び問題になる。

【0012】したがって、当業界では、上記の問題を解 決することができるチップ配電設計が必要である。

[0013]

【課題を解決するための手段】本発明の第一の熊様は、 チップ・オン・チップ・モジュール構造であって、第1 の半導体チップの第2の側が電源電圧 VDD に電気的に 結合されるように適合化された、第1の半導体チップの 第1の側にある第1の配線層と第1の半導体チップの第 2の側にある第1の導電性基板とを含む第1の半導体チ ップと、第2の半導体チップの第2の側が接地電圧GN Dに電気的に結合されるように適合化された、第2の半 導体チップの第1の側にある第2の配線層と第2の半導 体チップの第2の側にある第2の導電性基板とを含む第 2の半導体チップとを含み、第1の半導体チップの第1 の側が第2の半導体チップの第1の側に電気的に結合さ れ、第1の半導体チップと第2の半導体チップが電源電 圧VDDと接地電圧GNDとから電力を受け取るように 適合化された、チップ・オン・チップ・モジュール構造 を提供する。

【0014】本発明の第二の態様は、チップ・オン・チップ・モジュール構造を形成する方法であって、第1の半導体チップの第2の側が電源電圧VDDに電気的に結合されるように適合化された、第1の半導体チップの第2の側にある第1のごに基板とを含む第1の半導体チップの第2の側にある第1の導電性基板とを含む第1の半導体チップを設けるステップと、第2の半導体チップの第2の側にある第2の半導体チップの第1の側にある第2の記線層と第2の半導体チップの第1の側にある第2の記線層と第2の半導体チップを設けるステップと、第1の半導体チップと第2の半導体チップが電源電圧VDDと接地電圧GNDとから電力を受け取るように適合化され、第1の半導体チップの第1の側を第2の半導体チップの第1の側に電気的に結合するステップとを含

50 む、チップ・オン・チップ・モジュール構造を形成する

方法を提供する。

【0015】本発明のチップ・オン・チップ・モジュー ルは、関連技術の限界を克服する。たとえば、本発明 は、相互接続密度を向上させ、放熱率を高め、消費電力 を低減し、チップ・オン・チップ・モジュールへのより 効率的な配電を容易にする。

【発明の実施の形態】図3は、本発明の実施形態によ

9

#### [0016]

る、セミコンダクタ・オン・インシュレータ (Semicond uctor-on-insulator: SCOI) チップ240と、SC OIチップ240のバルク半導体基板148の表面24 2に配置された(導電層262で形成された)外部電源 プレーンの断面図である。導電層262は、導電性かつ 熱伝導性とすることができる。バルク半導体基板148 の表面242は、SCOIチップ240の裏側でもあ る。バルク半導体基板148は、図3ではSCOIチッ プ240の裏側にあるように図示されている。SCOI チップ240は、シリコン・オン・インシュレータ (S O I ) チップ、または他のセミコンダクタ・オン・イン シュレータ・チップで構成することができる。SCOI チップ240は、プレーナ下層バルク半導体基板148 と、プレーナ中間絶縁層246 (たとえば絶縁誘電層) と、浅いトレンチ分離 (STI) 243によって分離さ れた半導体層143の半導体基板材料から成る複数の 「島」を含むアクティブ層とを有する。SCOIチップ 240は、(バルク半導体基板148の内面249上に ある)複数の低インピーダンス接点248とバック・エ ンド・オブ・ライン(BEOL)配線層259(たとえ ば接地(GND)電源プレーン257)との間に延在す る複数の電流伝導ピア (PCV) (すなわちPCV14 5、245、...) を含む。複数のPCV (すなわち PCV145、245、...) は、SCOIチップ2 40または他のチップ(図5参照)あるいはその両方、 または1つのチップまたは各チップの1つまたは複数の 部分に供給する必要がある全電流 ( I 1 ) を伝導するこ とができる。図3に示すように、SCOIチップ240 の裏側242に供給される電流 (I1) の一部を使用し て、SCOIチップ240の反対側のアクティブ側24 1に形成された複数の半導体デバイス(たとえばCMO Sインパータに代表されるデバイス247) に電力供給 することができる。BEOL配線層259は、図3では SCOIチップ240のアクティブ側241にあるもの として図示されている。導電層262から成る外部電源 プレーンは、電源(VDD)に電気的に接続され、バル ク半導体基板148を電流160が通ることによって、

【0017】導電層262から成る外部電源プレーン は、SCOIチップ240の裏側242に配置されてお り、SCOIチップ240のアクティブ側244にある

VDD電源プレーン256)に結合される。

BEOL配線層259内の内部電源プレーン(たとえば

デバイス247(たとえば半導体デバイス)に (バルク 半導体基板148を介して)電気的に接続された金属層 (たとえば図1の金属蓋62)を含むことができる。導 電層262は、SCOIチップ240の裏側242と電 気的に接触し、共形に物理的に接触している。したがっ て、導電層262とSCOIチップ240の裏側242 との間に配置される接着剤は、誘電性組成物ではなく熱 伝導性および導電性組成物とすることができる。

【0018】電流伝導ピアPCV (すなわちPCV14 5、245、...)は、低インピーダンス接点248 から絶縁/誘電層または領域(たとえば絶縁層246お よびSTI243) または半導体層143の半導体材料 あるいはその両方を通って、BEOL配線層259内の 他の導線まで、またはBEOL配線層259を通過して SCOIチップ240のアクティブ側241の外面まで 延びている。バルク半導体基板148を十分にドーピン グし、(たとえばプロセス技法によって)低インピーダ ンス接点248を設ければ、当該SCOIチップ240 の動作のための電源電圧(たとえばVDD)との相互接 20 続250は不要になる。「十分にドーピングされた」と は、VDDおよびGND接続を考慮して、(バルク半導 体基板148内の電流160として表された)電流(I 1) を、SCOIチップ240の裏側242からSCO I チップ240のアクティブ側241まで伝えるのに十 分にドーピングされていることを意味する。電源電圧V DDとBEOL配線層259内のVDD電源プレーン2 56との接続は、SCOIチップ240の裏側242を VDDに接触させることによって行うことができる。

【0019】図3に示すように、(導電層262から成 る)外部電源プレーンを使用して電源電圧VDDの電流 (I<sub>1</sub>)を供給することによって、SCOIチップ24 0に同じ電力を供給するのに従来必要であった外部相互 接続250が不要になる。たとえば、図5のように隣接 フリップ・チップにVDDを供給するために必要な場合 を除き、VDD用のC4コネクタが不要になる。他の様 々な実施形態では、バルク半導体基板148に電気的に 結合された(導電層262から成る)外部電源プレーン を、SCOIチップ240の論理High電圧(VD D) または論理Low電圧(GND)のいずれかの電源 プレーンに電気的に結合することができる。

【0020】電流伝導ビアPCV(すなわちPCV14 5、245、...)は、当業者に周知の任意のプロセ スによって、STI243の誘電材料(たとえばPCV 245) または半導体の「島」を貫通して延びるように 構成することができる(たとえばPCV145は、半導 体デバイス、インバータなどのデバイス247を含み、 STI243によって境界を画された半導体層143の バルク半導体材料を貫通することができる)。電流伝導 ピアPCV(すなわちPCV145、245、...)

は、反応性イオン・エッチング(RIE)、穿孔などを

行った後に導電材料(たとえばTiNやWなどの金属または合金)を充填し、その後で必要に応じてアニールするなど、周知の機械的技法または化学的技法またはリソグラフ技法あるいはこれらの組合せによって形成することができる。

【0021】図4は、本発明の実施形態による、バルク 半導体チップ330のバルク半導体基板333の表面3 20に配置されたバルク半導体チップ330と(導電層 362から成る)外部電源プレーンの断面図である。導 電層362は、導電性かつ熱伝導性である。バルク半導 体基板333の表面320は、バルク半導体チップ33 0の裏側でもある。図4では、バルク半導体基板333 はバルク半導体チップ330の裏側にあるものとして図 示されている。バルク半導体チップ330は、図のよう な内部配電構造を有する。バルク半導体チップ330 は、プレーナ・バルク半導体基板333を含む。バルク 半導体基板333は、バルク半導体チップ330のアク ティブ側310にアクティブ面340を有する。アクテ ィブ側310のアクティブ面340には、支持デバイス が組み込まれている。バルク半導体チップ330は、ア クティブ面340上に複数の低インピーダンス接点34 8を含む。バルク半導体チップ330は、電源プレーン (すなわちBEOL配線層359のGND電源プレーン 355)と複数の低インピーダンス接点348との間に 延びる複数の電流伝導ビアPCV(すなわちPCV34 5) も含む。この複数のPCV (すなわちPCV34 5)は、バルク半導体チップ330または他のチップ (図5参照) あるいはその両方、またはバルク半導体チ ップ330または他のチップあるいはその両方の1つま

【0022】図4に示すように、バルク半導体チップ330の裏側320に供給される電流(I2)の一部を使用して、バルク半導体チップ330のアクティブ側310上に形成されたデバイス370(たとえばCMOSインバータ、インバータ、インダクタやキャパシタなどの受動デバイスなどに代表される半導体)に電力供給することができる。図4では、BEOL配線層359は、がるものとして図示されている。導電層362から成る部電源プレーンは、バルク半導体基板333から内部電源プレーン(たとえばBEOL配線層359内のVDD電源プレーン354)に電流360が通ることによって電源電圧(たとえばVDD)またはGNDに電気的に結合される。

たは複数の部分に供給する必要がある全電流(I2)を

伝導することができる。

【0023】バルク半導体チップ330の裏側320に配置された導電層362から成る外部電源プレーンは、 (バルク半導体基板333を介して)バルク半導体チップ330のアクティブ面340上のデバイス370に電気的に結合された金属層(たとえば図1の金属蓋62な どの金属蓋)を含むことができる。導電層362は、バルク半導体チップ330の裏側320と電気的に接触し、共形に物理的に接触している。したがって、バルク半導体チップ330の導電層362と裏側320との間にある接着剤は、誘電性組成物ではなく熱伝導性および導電性の組成物とすることができる。

12

【0024】電流導電ビアPCV(すなわちPCV34 5) は、低インピーダンス接点348からバルク半導体 チップ330のBEOL配線層359を通り電源プレー 10 ン (たとえばVDD電源プレーン354) まで、または BEOL配線層359内の他の導電体まで、またはBE OL配線層359を貫通してバルク半導体チップ330 のアクティブ面310の外面まで、あるいはこれらのす べてにまで延びている。バルク半導体基板333が十分 にドーピングされ、(たとえばプロセス技法により)低 インピーダンス接点348を設けた場合、電源(たとえ ばVDD)との相互接続250(たとえばC4はんだボ ール)は、バルク半導体チップ330の動作にとって不 要である。十分にドーピングされたとは、VDDおよび GND接続を考慮して、(バルク半導体基板333内の 電流360として表された)電流(I2)が、バルク半 導体チップ330の裏側320からバルク半導体チップ 330のアクティブ側310まで伝導するのに十分にド ーピングされた、という意味である。接地(GND)電 圧からバルク半導体チップ330のBEOL配線層35 9のGND電源プレーン355への接続は、バルク半導 体チップ330の裏側320をGNDに接触させること によって行うことができる。

【0025】図4に示すように、(導電層362から成る)外部電源プレーンを使用して接地(GND)電圧の電流(I2)を供給することにより、バルク半導体チップ330内に同じ電力を供給するのに従来必要であった外部相互接続250が不要になる。たとえば、図5に示すように隣接フリップ・チップにVDDを供給するために必要な場合を除き、VDD用のC4コネクタが不要になる。他の様々な実施形態では、バルク半導体基板333に電気的に接続された(導電層362から成る)外部電源プレーンは、バルク半導体チップ330の論理High電圧(VDD)または論理Low電圧(GND)電源プレーンのいずれかに電気的に結合することができる。電流伝導ピアPCV(すなわちPCV345)は、当業者に周知のプロセスによって形成することができる。

【0026】図5は、図4のバルク半導体チップ330を図3のSCOIチップ240に装着するフリップ・チップ装着によって形成されたチップ・オン・チップ・モジュール410の断面図である。モジュール410は、SCOIチップ240上のデバイス(たとえば半導体デバイス247)とバルク半導体チップ330上のデバイ50ス(たとえばデバイス370)とを相互接続する複数の

相互接続250 (たとえばC4はんだボール)を含む。 相互接続250の間の空間352に樹脂ダム (たとえば 図1の樹脂ダム66を参照)と誘電カプセル材 (たとえ ば図1のカプセル材64を参照)を充填して、チップ3 30および240を保護し、チップ・オン・チップ・モ ジュール410に耐久性をもたせることができる。

【0027】SCOIチップ240の裏側242の導電層262は、チップ・オン・チップ・モジュール410を電源電圧(たとえばVDDまたはGND)に電気的に接触させる金属蓋とすることができ、バルク半導体基板148の金属と、チップ330および240内の1つまたは複数の電源プレーンとに電気的に接触している。 導電層262は、導電層262がSCOIチップ240内に発生した熱を放散させる熱拡散器として機能することができるようにする熱伝導性金属(たとえば導電性かつ熱伝導性の金属)を含むことができる。 導電層262と SCOIチップ240の裏側242との間の接着剤は、導電性かつ熱伝導性の組成物を含むものとすることができる。

【0028】バルク半導体チップ330の裏側320の 導電層362、チップ・オン・チップ・モジュール41 0を電源電圧(たとえばVDDまたはGND)に電気的 に接触させる金属蓋とすることができ、バルク半導体基 板333の金属と、チップ330および240内の1つ または複数の電源プレーンとに電気的に接触している。 導電層362は、導電層362がバルク半導体チップ3 30内に発生した熱を放散させる熱拡散器として機能導 ることができるようにする熱伝導性金属(たとえば導電 性かつ熱伝導性の金属)を含むことができる。導電層3 62とバルク半導体チップ330の裏側320との間の 接着剤は、導電性かつ熱伝導性の組成物を含むことができる。

【0029】モジュール410内の電力を(半導体デバ イス247などの内部デバイスの動作のために)SCO Iチップ240に供給するのに必要な電流 (I) の一部 または全部を、それぞれチップ240および330のバ ルク半導体基板248または333あるいはその両方に 通すことができる。図3および図4のバルク半導体基板 148および333内の電流160および360を参照 されたい。半導体デバイス247は、たとえばCMOS トランジスタ、インバータなどを含むことができる。全 電流(I)を、それぞれSCOIチップ240およびパ ルク半導体チップ330のBEOL配線層259および 359内の金属化層に形成された電源プレーン (たとえ ばVDD電源プレーン354、GND電源プレーン35 5、VDD電源プレーン256、GND電源プレーン2 57)を通して配電することができる。電流 (I) の第 一の部分(たとえばI1)を使用してSCOIチップ2 40上のデバイス(たとえば半導体デバイス247)に 電力供給すると同時に、電流(I)の第2の部分(たと

えば I 2 )を使用してバルク半導体チップ 3 3 0 上のデ バイス (たとえばデバイス 3 7 0) に電力供給し、 I = I 1 + I 2 となるようにすることができる。

【0030】デバイス370は、CMOSインバータ、 インバータ、インダクタやキャパシタなどの受動電子デ パイスに代表される半導体とすることができる。パルク 半導体チップ330が含む電子デバイスが受動電子デバ イスのみである場合、本明細書ではそのバルク半導体チ ップ330を「受動デバイス半導体チップ」と呼ぶ。受 動電子デバイスではない電子デバイスを含まない場合を 除けば、本発明は、本発明に関するバルク半導体チップ 330の特徴(たとえばPCV345)をすべて含む。 【0031】他の実施形態では、モジュール内のバルク 半導体チップ330は、第1の電圧と第2の電圧の2種 類の動作電圧を有する。第1の電圧は、バルク半導体チ ップ330の「コア」に関連づけられた「コア」電圧で ある。第2の電圧は、コア電圧より高く、たとえばバル ク半導体チップ330の周縁部にあるインタフェース回 路の駆動などに使用される。バルク半導体チップ330 20 の「コア」内の電源プレーンには、本明細書に開示の方 式でモジュールのチップの基板を介して電流を供給する ことができると同時に、バルク半導体チップ330の他 の電源プレーンにはバルク半導体チップ330のアクテ ィブ側310上の接点を介して従来の方式(たとえばワ イヤボンドを介して)で電流を供給することができる。 【0032】他の実施形態では、SCOIチップ240 およびパルク半導体チップ330内を伝導される電流 I、またはその一部 Isを使用して、電流 Iまたは Is がSCOIチップ240のデバイスを順に流れ、その 後、バルク半導体チップ330のデバイスを流れるよう に、SCOIチップ240およびバルク半導体チップ3 30上のデバイス(たとえば半導体デバイス247およ び370)に電力供給することができる。このような代 替実施形態では、上記デバイスの動作電圧の合計にほぼ 等しい電源電圧(たとえば、図5のチップ240および 330内の半導体デバイス247および370にそれぞ れ付随するVDD+VDD)が、SCOIチップ240 の裏側242の導電層262に接続されると同時に、接 地(GND)電圧をバルク半導体チップ330の裏側3 20の導電層362に接続されることになる。このよう な代替実施形態では、各チップ上のデバイスの入力と出 力の間の、光学的アイソレーションなどの電気(たとえ ば電圧)分離が必要になる場合がある。このような代替 実施形態では、各チップと並列に電気的に接続された1 つまたは複数の電圧レギュレータまたは電流パイパス回 路あるいはその両方があれば有利であろう。このように して、チップ上のデバイス(またはそのサブセット)を 第1の電圧で動作させると同時に、第2のチップ上のデ パイス (またはそのサブセット) を第2の電圧 (第1の 50 電圧と等しくなくてもよい)で動作させることができ、

Ϊ.

それによってチップ・オン・チップ・モジュール410 に供給する電源電圧が一つのみで済む。

【0033】図5には、チップ・オン・チップ・モジュール410がパルク半導体チップ330にはんだ付け式に結合されたSCOIチップ240を有するものとして図示されているが、図5の様々な変形態様も本発明の範囲内に含まれる。

【0034】図5の第1の変形態様では、バルク半導体チップ330を第2のSCOIチップに置き換えて、第2のSCOIチップ(たとえば、SCOIチップ240用の導電ビアを含む本明細書に記載のものと同じ特性を有するSCOIチップ)にはんだ付け式に結合された第1のSCOIチップ(たとえばSCOIチップ240)を含むチップ・オン・チップ・モジュールを形成することができる。第1および第2のSCOIチップのいずれか一方または両方をSOIチップとすることもできる。

【0035】図5の第2の変形態様では、SCOIチッ プ240を第2のバルク半導体チップで置き換えて、第 2のバルク半導体チップ (たとえばバルク半導体チップ 330用の導電ビアを含む本明細書に記載のものと同じ 特性を有するバルク半導体チップ)にはんだ付け式に結 合された第1のバルク半導体チップ (たとえばバルク半 導体チップ330)を含むチップ・オン・チップ・モジ ュールを形成することができる。第1および第2のバル ク半導体チップのバルク半導体基板は、VDDおよびG ND接続を考慮して、基板が十分に導通するように反対 の極性のドーピングを施さなければならない。具体的に は、第1のバルク半導体チップ (たとえばバルク半導体 チップ330) がGNDに結合され、第2のバルク半導 体チップが VDD に結合された状態で、第1のバルク半 導体チップのバルク半導体基板にはp型ドーピングが施 され、第2のバルク半導体チップのバルク半導体基板は n型ドーピングが施される。

【0036】図5の第3の変形態様では、SCOIチッ プ240を第1の受動デバイス半導体チップと置き換え て、バルク半導体チップ330にはんだ付け式に結合さ れた第1の受動デバイス半導体チップを含むチップ・オ ン・チップ・モジュールを形成することもできる。第1 の受動デバイス半導体チップの裏側はVDDに電気的に 結合され、パルク半導体チップ330の裏側320はG NDに電気的に結合されているため、第1の受動デバイ ス半導体チップのパルク半導体基板は、n型ドーピング を含み、パルク半導体チップ330のバルク半導体基板 333はp型ドーピングを含む。あるいは、逆に、第1 の受動デバイス半導体チップの裏側がGNDに電気的に 結合され、バルク半導体チップ330の裏側320がV DDに電気的に結合されている場合、第1の受動デバイ ス半導体チップのバルク半導体基板はp型ドーピングを 含み、バルク半導体チップ330のバルク半導体基板3 33はn型ドーピングを含むことになる。

【0037】図5の第4の変形態様は、図5の第3の変形態様から導き出されたもので、バルク半導体チップ330を第2の受動デバイス半導体チップに置き換えて、第2の受動デバイス半導体チップにはんだ付け式に結合された第1の受動デバイス半導体チップを含むチップ・オン・チップ・モジュールを形成する。第1の受動デバイス半導体チップの裏側がVDDに電気的に結合され、第2の受動デバイス半導体チップの裏側がGNDに結合されているため、第1の受動デバイス半導体チップのバルク半導体基板はp型ドーピングを含む。

【0038】図5の第5の変形態様では、バルク半導体チップ330を受動デバイス半導体チップに置き換えて、受動デバイス半導体チップにはんだ付け式に結合されたSCOIチップ240を含むチップ・オン・チップ・モジュールを形成する。受動デバイス半導体チップの裏側がGNDに結合されているため、受動デバイス半導体チップのバルク半導体基板はp型ドーピングを含む。あるいは、逆に、受動デバイス半導体チップの裏側をVDDに電気的に結合した場合は、受動デバイス半導体チップのバルク半導体基板はn型ドーピングを含むことになる。

【0039】図5は、上述のようにチップ・オン・チップ・モジュール410がVDDとGNDとに結合された、チップ・オン・チップ・モジュール410とVDDとGNDとを含むチップ・オン・チップ・モジュール構造とみなすこともできる。

【0040】本発明について、特定の実施形態を参照しながら示し、説明したが、当業者なら、本発明の主旨および範囲から逸脱することなく、形態、材料、および詳細における上記およびその他の変更および変形態様も可能であることがわかるであろう。したがって、本発明の真の範囲および内容を判断するには、特許請求の範囲を精査すべきである。

【0041】まとめとして、本発明の構成に関して以下の事項を開示する。

【0042】(1)第1の半導体チップの第2の側が電源電圧VDDに電気的に結合されるように適合化された、第1の半導体チップの第1の側にある第1の配線層と第1の半導体チップの第2の側にある第1の導電性基板とを含む第1の半導体チップと、第2の半導体チップの第2の側が接地電圧GNDに電気的に結合されるように適合化された、第2の半導体チップの第1の側にある第2の配線層と第2の半導体チップの第2の側にある第2の導電性基板とを含む第2の半導体チップとを含み、前記第1の半導体チップの前記第1の側が前記第2の半導体チップの前記第1の側に電気的に結合され、前記第1の半導体チップと前記第2の半導体チップが前記電源電圧VDDと前記接地電圧GNDとから電力を受け取る

ように適合化された、チップ・オン・チップ・モジュール構造。

- (2) 第1の導電層が前記第1の半導体チップの前記第2の側に配置され、前記電源電圧VDDに電気的に結合されるように適合化され、第2の導電層が前記第2の半導体チップの前記第2の側に配置され、前記接地電圧GNDに電気的に結合されるように適合化された、上記
- (1) に記載のチップ・オン・チップ・モジュール構造。
- (3) 前記第1の導電層が、前記第1の半導体チップ内で発生した熱を放熱するのに十分な熱伝導性を有し、前記第2の導電層が前記第2の半導体チップ内で発生した熱を放熱するのに十分な熱伝導性を有する、上記(2)に記載のチップ・オン・チップ・モジュール構造。
- (4) 前記第1の半導体チップがセミコンダクタ・オン・インシュレータ(semiconductor-on-insulator: SCOI) チップであり、前記第2の半導体チップがバルク半導体チップである、上記(1) に記載のチップ・オン・チップ・モジュール構造。
- (5) 前記第1の半導体チップが第1のSCOIチップで、第1の電気デバイスが第1の半導体デバイスであり、前記第2の半導体チップが第2のSCOIチップで、第2の電気デバイスが第2の半導体デバイスである、上記(1) に記載のチップ・オン・チップ・モジュール構造。
- (6) 前記第1の半導体チップが第1のバルク半導体チップであり、前記第2の半導体チップが第2のバルク半導体チップである、上記(1)に記載のチップ・オン・チップ・モジュール構造。
- (7) 前記第1の半導体チップが受動デバイス半導体チップであり、前記第2の半導体チップが、SCOIチップとバルク半導体チップとから成るグループから選択された、上記(1) に記載のチップ・オン・チップ・モジュール構造。
- (8) 前記第1の半導体チップが、SCOIチップとバルク半導体チップとから成るグループから選択され、前記第2の半導体チップが受動デバイス半導体チップである、上記(1) に記載のチップ・オン・チップ・モジュール構造。
- (9) 前記第1の半導体チップが、第1の導電ピアと第1の電気デバイスとをさらに含み、前記第1の配線層が第1のパック・エンド・オブ・ライン(BEOL)配線層であり、前記第1の導電基板が、前記第1の半導体チップの前記第2の側と前記第1の導電ピアとの間で第1の電流を伝導するのに十分にドーピングされた第1のバルク半導体基板を前記第1のBEOL配線層に電気的に結合し、前記第1のBEOL配線層が前記第1の電気デバイス内に前記第1の電流の一部を伝導するように適合化され、前記第2の半導体チップが第2の導電ピア

と第2の電気デバイスとをさらに含み、前記第2の配線層が第2のパック・エンド・オブ・ライン(BEOL)配線層であり、前記第2の導電性基板が、前記第2の半導体チップの前記第2の側と前記第2の導電ビアとの間で第2の電流を伝導するのに十分にドーピングされた第2のバルク半導体基板であり、前記第2のBEOL配線層に電気的に結合し、前記第2のBEOL配線層が前記第2の電気デバイス内に前記第2の電流の一部を伝導するように適合化された、上記(1)に記載のチップ・オン・チップ・モジュール構造。

- (10)第1の導電層が前記第1の半導体チップの前記第2の側に配置され、前記電源電圧VDDに電気的に結合され、第2の導電層が前記第2の半導体チップの前記第2の側に配置され、前記接地電圧GNDに電気的に結合され、VDDからGNDへの電圧降下が前記第1の電流および前記第2の電流を発生させ、前記第1のBEOL配線層が前記第1の電流の前記一部を前記第1の電気デバイス内に伝導し、前記第2のBEOL配線層が前記第2の電気デバイス内に伝導する、上記(9)に記載のチップ・オン・チップ・モジュール構造。
- (11)第1の半導体チップの第2の側が電源電圧VD Dに電気的に結合されるように適合化された、第1の半 導体チップの第1の側にある第1の配線層と第1の半導 体チップの第2の側にある第1の導電性基板とを含む第 1の半導体チップを設けるステップと、第2の半導体チップの第2の側が接地電圧GNDに電気的に結合されるように適合化された、第2の半導体チップの第1の側にある第2の配線層と第2の半導体チップの第2の側にある第2の導電性基板とを含む第2の半導体チップを設けるステップと、前記第1の半導体チップと前記第2の半導体チップが前記電源電圧VDDと前記接地電圧GNDとから電力を受け取るように適合化され、前記第1の半導体チップの前記第1の側を前記第2の半導体チップの前記第1の側を前記第2の半導体チップの前記第1の側に電気的に結合するステップとを含む、チップ・オン・チップ・モジュール構造を形成する方法。
- (12)前記第1の導電層が前記電源電圧VDDに電気的に結合されるように適合化された、前記第1の半導体40 チップの前記第2の側に第1の導電層を配置するステップと、前記第2の導電層が前記接地電圧GNDに電気的に結合されるように適合化された、前記第2の半導体チップの前記第2の側に第2の導電層を配置するステップとをさらに含む、上記(11)に記載の方法。
  - (13)前記第1の導電層が、前記第1の半導体チップ 内に発生した熱を放熱するのに十分な熱伝導性を有し、 前記第2の導電層が前記第2の半導体チップ内に発生し た熱を放熱するのに十分な熱伝導性を有する、上記(1 2)に記載の方法。
  - (14) 前記第1の半導体チップがセミコンダクタ・オ

÷

ン・インシュレータ (SCOI) チップであり、前記第 2の半導体チップがパルク半導体チップである、上記 (11) に記載の方法。

(15)前記第1の半導体チップが第1のSCOIチップで、前記第1の電気デバイスが第1の半導体装置であり、前記第2の半導体チップが第2のSCOIチップであり、前記第2の電気デバイスが第2の半導体デバイスである、上記(11)に記載の方法。

(16) 前記第1の半導体チップが第1のバルク半導体 チップであり、前記第2の半導体チップが第2のバルク 半導体チップである、上記(11)に記載の方法。

(17) 前記第1の半導体チップが受動デバイス半導体 チップであり、前記第2の半導体チップが、SCOIチ ップとバルク半導体チップとから成るグループから選択 された、上記(11)に記載の方法。

(18) 前記第1の半導体チップが、SCOIチップと バルク半導体チップとから成るグループから選択され、 前記第2の半導体チップが受動デバイス半導体チップで ある、上記(11)に記載の方法。

(19) 前記第1の半導体チップが第1の導電ビアと第 1の電気デバイスとをさらに含み、前記第1の配線層が 第1のバック・エンド・オブ・ライン(BEOL)配線 層であり、前記第1の導電性基板が、前記第1の半導体 チップの前記第2の側と前記第1の導電ビアとの間で第 1の電流を伝導するのに十分にドーピングされた第1の バルク半導体基板であり、前記第1の導電ビアが前記第 1のバルク半導体基板を前記第1のBEOL配線層に電 気的に結合し、前記第1のBEOL配線層が前記第1の 電気デバイス内に前記第1の電流の一部を伝導するよう 適合化され、前記第2の半導体チップが、第2の導電ビ 30 アと第2の電気デバイスとをさらに含み、前記第2の配 線層が第2のバック・エンド・オブ・ライン(BEO L) 配線層であり、前記第2の導電性基板が、前記第2 の半導体チップの前記第2の側と前記第2の導電ビアと の間で第2の電流を伝導するのに十分にドーピングされ た第2のバルク半導体基板であり、前記第2の導電ビア が前記第2のバルク半導体基板を前記第2のBEOL配 線層に電気的に結合し、前記第2のBEOL配線層が前 記第2の電気デバイス内に前記第2の電流の一部を伝導 するように適合化された、上記(11)に記載の方法。 (20) 前記電源電圧VDDに電気的に結合されるよう に適合化された第1の導電層を前記第1の半導体チップ の前記第2の側に配置するステップと、前記接地電圧 G NDに電気的に結合されるように適合化された、第2の 導電層を前記第2の半導体チップの前記第2の側に配置 するステップと、VDDからGNDへの電圧降下によっ て前記第1の電流と前記第2の電流とを発生させるステ ップと、前記第1のBEOL配線層によって前記第1の

電流の一部を前記第1の電気デバイス内に伝導するステ

ップと、前記第2のBEOL配線層によって前記第2の 電流の一部を前記第2の電気デバイス内に伝導するステップとをさらに含む、上記(19)に記載の方法。

#### 【図面の簡単な説明】

【図1】関連技術による、チップ・オン・チップ・モジュールを含むチップ・オン・チップ・パッケージを示す 断面図である。

【図2】図1のチップ・オン・チップ・モジュールの詳細断面図である。

10 【図3】本発明の実施形態による、電源プレーンがSCOIチップを介してSCOIチップのアクティブ側の半導体デバイスに電気的に結合されるようにSCOIチップの裏側に配置された電源プレーンを有するセミコンダクタ・オン・インシュレータ(SCOI)チップを示す断面図である。

【図4】本発明の実施形態による、電源プレーンがバルク半導体チップを介してバルク半導体チップのアクティブ側の半導体デバイスに電気的に接続されるようにバルク半導体チップの裏側に配置された電源プレーンを有するバルク半導体チップを示す断面図である。

【図5】図4のバルク半導体チップを図3のSCOIチップにフリップ・チップ装着することによって形成されたチップ・オン・チップ・モジュールを示す断面図である。

#### 【符号の説明】

143 半導体層

145、245 電流伝導ビア

148 パルク半導体基板

160、360 電流

0 240 SCOIチップ

241、244、310 アクティブ面

242 裏側

243 浅いトレンチ分離

246 プレーナ絶縁層

247、370 デバイス

248 低インピーダンス接点

250 相互接続

256、354 VDD電源プレーン

257、355 GND電源プレーン

**り 259 BEOL配線層** 

262 導電層

310 アクティブ面

330 バルク半導体チップ

320 バルク半導体表面

333 パルク半導体基板


345 電流伝導ビア

348 低インピーダンス接点


359 BEOL配線層

362 導電層


[図1]




[図3]




[図2]



【図4】



【図5】



フロントページの続き

- (72)発明者 ジェロム・ピー・ラスキー アメリカ合衆国05452 バーモント州エセ ックス・ジャンクション ウッド・エン ド・ドライブ 32
- (72)発明者 エドワード・ジェイ・ノアックス アメリカ合衆国05452 バーモント州エセ ックス・ジャンクション ウインドリッ ジ・ロード 8
- (72)発明者 エドマンド・ジェイ・スポロジス アメリカ合衆国05489 バーモント州アン ダーヒル シダー・ロード 35